Chair of Dependable Nano Computing (CDNC)

"Printed Neural Networks" – Using Neural Networks to approximate Analogue Circuits in Printed Electronics

  • chair:

    CDNC

  • Kontaktperson:

    M.Sc. Dennis Weller

  • Beschreibung

    Trotz der ständig bestehenden Dominanz von silkon-basierten elektronischen Schaltkreisen, wurden in den letzten Jahren alternative Lösungen entwickelt, welche generelle Schwächen konventioneller Elektronik kompensieren, da diese mit großen Kosten verbunden sind und generellen herstellungsbedingten Einschränkungen unterliegen, wie zum Beispiel maximale Wafergröße wegen aufwändig lithographischen und subtraktiven Herstellungsverfahren. Durch Einsatz von gedruckter Elektronik, welche mit konventionellen Drucktechniken und optimierten funktionellen Tinten in einem additiven Prozess hergestellt werden, können komplementär zur Silikon-Technologie Applikationen entwickelt werden um ubiquitäres Computing im Bereich Industrie 4.0 zu ermöglichen.

    Man ist hier an energiesparsamen Lösungen interessiert, welche in verteilten Netzen eingesetzt werden und datenverarbeitende Funktionen übernehmen um den Kommunikationsaufwand mit verbundenen, relevanten IoT-Devices zu verringern, wie es beim Near-Sensor-Computing erforderlich ist. Aus diesen Gründen sind energieeffiziente analoge Schaltungen von Vorteil, welche auf spezielle Anwendungen zugeschnitten werden.

    Da das Designen von analogen Schaltungen viel Zeit und Expertise benötigt, motiviert dies den Versuch die Funktionalität der Schaltung nicht zu entwickeln, sondern durch ein möglichst generelles Design zu approximieren. Dieses allgemeine Design sollte daraufhin nur noch partiell auf den jeweiligen Anwendungsfall angepasst werden.

    Hierfür können insbesondere ein Schaltungsdesign für Neuronale Netze in Frage kommen, da sie zum einen auf Grund ihrer Approximationseigenschaften in der Lage sein sollten beliebige Funktionen darzustellen, und zum anderen bei einer gegebenen Architektur vollständig durch ihre Gewichte definiert sind.

    Im Fall von Neuronalen Netzen könnte somit die Architektur das generelle Design darstellen, und die Gewichte die Möglichkeit zur Anpassung auf den Anwendungsfall bieten. Durch die Implementierung von Neuronalen Netzen mittels gedruckter Elektronik und einem additiven Herstellungsverfahren, ist es möglich diese Anpassung kostengünstig in einem letzten Schritt durchzuführen, um die jeweilige erwünschte analoge Funktion zu definieren.

     

    Ziel der Arbeit

    Ziel der Arbeit ist es verschiedene Schaltungen zu identifizieren und zu evaluieren mit denen es möglichst ist ein künstliches Neuronales Netz aufzubauen. Hierbei sind insbesondere die spezifischen Eigenschaften gedruckter Komponenten, wie Leitfähigkeiten oder Transistor-Kennlinien zu berücksichtigen.

    Im ersten Teil der Arbeit erfolgt eine literaturbasierte Suche und Einordnung verschiedener geeigneter Schaltungen zur Umsetzung Neuronaler Netze. Die gefundenen Schaltungen sollen daraufhin auf Eignung und Umsetzbarkeit mit gedruckter Elektronik und ihrer Einschränkungen für das Neuronale Netz untersucht werden.

    Im zweiten Teil der Arbeit wird eine geeignete Schaltung ausgewählt und ein einfaches Neuronales Netz erstellt. Das Netz sollte in der Lage sein sollte das XOR Problem zu lösen [XOR ggf nochmal diskutieren]. Die erstellte Schaltung soll im Folgenden mit Hilfe einer Simulation getestet werden.

    Im dritten Teil (optional) wird die Schaltung in unseren Entwicklungslaboren hergestellt und dessen elektronisches Verhalten bestimmt, mit welchem Aussagen getroffen werden über Funktionalität, Performance und Leistungsaufnahme.

    Du bist interessiert? Du hast die Möglichkeit einen entscheidenden Beitrag zu leisten auf dem Gebiet der gedruckten Elektronik, da dieses ein relativ unerforschtes Gebiet ist und erst seit den letzten Jahren große Aufmerksamkeit erlangte. Die Vorzüge dieser Technologie, welche auch organische Elektronik mit einschließt, sind offensichtlich  und ein nicht unerheblicher Marktanteil von gedruckter Elektronik wird in den nächsten Jahren erwarted.

     

    Ihre Kenntnisse

    • Simulation von Schaltungen

    • Analogdesign

    Vorteilhafte Kenntnisse

    • Cadence Virtuoso

    • Erfahrungen im Entwurf auf Schaltungsebene

    • (Cadence) Skill Programming language

    Arbeitsplan

    • Literaturrecherche (ca. 2 Monate)

    • Implementierung und Simulation (ca. 2 Monate)

    • Anfertigen der Ausarbeitung (ca. 2 Monate)

     

    Kontakt

    Dennis Weller, dennis.weller@kit.edu, 0721/608-47658

     

                                                                                                                 

     

    Description

    Despite the dominance of silicon-based electronic circuitry, alternative solutions were developed in recent years, which overcome problems such as high production costs and fabrication related limitations like maximum waver size due to complex lithographic and subtractive manufacturing. These shortcomings can be addressed by deployment of printed electronics, which are produced using simple conventional printing systems combined with optimized functional inks used in an additive process.

    In recent years, many research was carried out on potential applications of printed electronics complementary to silicon technology. There inherent properties such as flexibility and customization enable deployment in cypher-physical systems integrated in low-power smart sensors. As these distributed networks might powered by energy-harvesting systems, it is inevitable that these sensors operate at high energy-efficiency. Thus, data inquisition and data processing algorithms must be implemented in efficient analog circuitry. To this end, artificial neural networks are considered, which have the ability to approximate a wide range of functions and which can be tailored to an application even after manufacturing using the additive process of printed electronics technology, by modification of the weights of the neural network, which define the actual functionality.

     

    Goal of the Work

    The objective of this work is to identify potential neural network architectures, which can be mapped to our printed electronics technology under consideration of the specific properties of the printed components such as conductivity or transistor output curves.

    In the first part of the thesis, the student has to convey a literature review about relevant neural network topologies and how they can be realized by our technology.
    In a second step, the resulting equivalent circuits are implemented in our Cadence simulation framework and are optimized in terms of reliability, performance and power consumption.
    Finally (optional), the neural network can be printed in our laboratory.

    You got interested? You can make an important contribution on this domain, which is subject to constant progress.

    Requirements

    • Basic knowledge about simulation of electronic circuits

    • Basic knowledge about analog design

    Useful or Optional Skills

    • Experience with Cadence Virtuoso

    • Design on circuit level

    • Experience with (Cadence) Skill programming language

    Schedule

    • Literature Research (2 month)

    • Implementation and simulation (2 month)

    • Thesis writing (2 month)

     

    Contact

    Dennis Weller, dennis.weller@kit.edu, 0721/608-47658