Description

Hardware security contains side-channel and fault attacks, where attacks can still not be prevented easily. These attacks use power measurements or manipulation on the hardware side to extract secret information, which can sometimes be initiated even from software without physical access. Specifically in standard FPGAs, they can not be prevented easily and require high overhead in development time and runtime/deployment resource usage.

In this Thesis, the goal is to prevent such attacks in FPGAs with a type of dual-rail logic. Using FPGAs, you will first work on manually mapping a cryptographic accelerator (e.g. AES) in a specific dual-rail design philosophy to individual standard building blocks (Lookup-Tables, Registers, etc.) of the FPGA. Then you will work on open-source EDA tools yosys and nextpnr to map arbitrary circuits in the respective design philosophy - for a master thesis that part will be done in a more extensive way.

If you got interested, please just contact us via mail. We will then meet with you to discuss the thesis topic with you.

Beschreibung

Die Hardwaresicherheit umfasst Seitenkanal- und Fehlerangriffe, wobei diese immer noch nicht einfach einheitlich verhindert werden können. Diese Angriffe nutzen elektrische Messungen oder Manipulationen auf der Hardwareseite, um geheime Informationen zu extrahieren, was manchmal sogar von Software ohne physischen Zugriff passieren kann. Insbesondere in Standard-FPGAs können sie nicht einfach verhindert werden und erfordern einen hohen Overhead an Entwicklungszeit und Ressourcenverbrauch zur Laufzeit.

In dieser Bachelorarbeit geht es darum, solche Angriffe in FPGAs mit Dual-Rail Logik zu verhindern. Unter Verwendung von FPGAs werden Sie zunächst daran arbeiten, einen kryptographischen Beschleuniger (z.B. AES) nach einem bestimmten Dual-Rail Prinzip manuell auf einzelne Standardbausteine (Lookup-Tables, Register, etc.) des FPGAs abzubilden. Anschließend werden Sie mit den Open-Source EDA-Tools yosys und nextpnr daran arbeiten beliebige Schaltungen in dieser Designphilosophie abzubilden - in einer Masterarbeit wird dieser Teil mehr ausgebaut als in einer Bachelorarbeit.

Bei Interesse, kontaktiere uns einfach per Mail. Dann können wir gemeinsam im Gespräch das genaue Thema für die Abschlussarbeit besprechen.

Minimum Requirements

 - Elementary knowledge on either hardware design or cryptography

Preferred Additional Skills or Knowledge

Verilog, C, VHDL, AMD Xilinx FPGAs, yosys, nextpnr

Contact

Sergej Meschkov, sergej.meschkov@kit.edu

Dennis Gnad, dennis.gnad@kit.edu