Chair of Dependable Nano Computing (CDNC)

Bachelor/Master Thesis: FPGA-related Smartwatch Security

  • chair:

    CDNC

  • Kontaktperson:

    M.Sc. Dennis Gnad

  • Beschreibung

    Smartwatches findet man immer häufer in unserem Alltag. Darin werden zum Teil auch Field-Programmable Gate Arrays (FPGAs) eingesetzt. Dies sind Chips die auch als "programmierbare Hardware" bekannt sind und in verschiedenen Anwendungen immer beliebter werden. In früheren Untersuchungen haben wir die potenziellen Sicherheitsrisiken untersucht, die mit frei programmierbaren FPGAs in verschiedenen Systemen verbunden sind, und auf einem Experimentierboard in [1] (siehe unten) gezeigt. Unabhängig davon wurde eine bestimmte Smartwatch bereits teilweise reverse-engineered, und entsprechende Ressourcen sind verfügbar, so dass die Einarbeitung in überschaubarer Zeit möglich sein sollte.

    In der Thesis soll nun der Zugriff auf den Smartwatch-internen FPGA ausgenutzt werden um zu testen ob Seitenkanalangriffe innerhalb der Smartwatch möglich sind, über die Schnittstelle eines Firmware Updates. Darüber hinaus soll untersucht werden, ob der FPGA und Angriff auch über Watch-Apps möglich ist. Ein Erfolg in einem oder beiden Fällen würde beweisen, dass auch existierende Produkte ähnliche Sicherheitsrisiken haben können wie wir zuvor in [1] für die Experimentierplatine gezeigt.

     

    Description

    Smartwatches are an increasing commodity of everyday life. Some of them integrate small FPGAs for various tasks. In our previous research we have explored the potential security risks involved with freely programmable FPGAs in an embedded system, such as shown for an experimentation board in [1] (linked below). A certain smartwatch is already partially reverse-engineered and some resources are available, allowing to start exploring the system more quickly. Being able to perform similar attacks in the watch would prove that the threat that was shown as a proof-of-concept in [1] does also apply to a real product.

    In this thesis, you will use the access to the FPGA and find out if it can be used for side-channel attacks inside the smartwatch using the firmware update interface. Furthermore, you will explore if introducing this attack is also possible through Watch-Apps with normal interfaces in the real product. This will show the risks involved in a system, even if just partial FPGA or firmware programming access is not properly restricted.

     

    Vorraussetzungen / Requirements

    Basic encryption knowledge (symmetric / asymmetric encryption)

    Basic digital hardware circuit knowledge (could be either basic FPGA programming knowledge or basic understanding of sequential/combinational logic)

    Basic knowledge in C programming (for embedded systems / microcontrollers or arduino)

    Please be aware, before the work can be started some preliminary experiments (1-2 weeks) are still necessary, showing if some basic things can be done.

    Bitte beachten: Bevor die Arbeit starten kann muss noch eine kurze Voruntersuchung stattfinden (ca. 1-2 Wochen), bevor klar ist ob die Untersuchungen überhaupt ausgeführt werden können.

     

    Other Keywords / Andere Stichworte

    Power analysis side channel attacks, covert channels, digital logic design, VHDL/Verilog, AES, RSA, ECC, C

     

    Contact

    Dennis Gnad, dennis.gnad@kit.edu, 0721/608-47586

     

    References

    [1] F. Schellenberg, D. R. E. Gnad, A. Moradi, M. B. Tahoori: "Remote Inter-Chip Power Analysis Side-Channel Attacks at Board-Level", ICCAD 2018, [includes a link to the PDF:] https://eprint.iacr.org/2018/881