Home | Legals | Sitemap | KIT

Testing Digital Systems II

Testing Digital Systems II
type: Vorlesung (V) links:
semester: SS 2016
time: 2016-04-19
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten


2016-04-26
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-05-03
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-05-10
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-05-17
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-05-24
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-05-31
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-06-07
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-06-14
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-06-21
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-06-28
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-07-05
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-07-12
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten

2016-07-19
11:30 - 13:00 wöchentlich
50.34 Raum -101 50.34 INFORMATIK, Kollegiengebäude am Fasanengarten


lecturer: Prof.Dr. Mehdi Baradaran Tahoori
sws: 2
ects: 3
lv-no.: 24637

Lecture 10 is the last, the lecture is over after that.

Vorlesung 10 ist die letzte, danach endet die Vorlesung.

Description

Testing of digital circuits plays a critical role during the design and manufacturing cycles. It also ensures the quality of parts shipped to the customers. Test generation and design for testability are integral parts of automated design flow of all electronic products. The objective of this course is to provide more advanced topics on testing of digital systems and complement the foundation covered in Testing Digital Systems I.

Topics include Functional and Structural Testing (design verification vectors, exhaustive test, pseudo-exhaustive test, pseudo-random testing), Essentials of Test Generation for Sequential Circuits (state-machine initialization, time-frame expansion method), Built-in Self Test (test economics of BIST, test pattern generation, output response analysis, BIST architectures), Boundary Scan (Boundary scan architectures, BS test methodology), Delay Testing (path delay test, hazard-free, robust, and non-robust delay tests), transition faults, delay test schemes), Current-Based Testing (motivation, test vectors for IDDQ, variations of IDDQ), Memory Test (memory test algorithm, memory BIST, memory repair), and DFT for System-on-Chip.

Beschreibung

Das Testen digitaler Schaltungen spielt eine kritische Rolle bei Design- und Herstellungszyklen. Es stellt außerdem die Qualität der Teile sicher, die an Kunden geliefert werden. Test Generierung und das Design for Testability (DFT) sind wesentliche Bestandteile eines automatisierten Design Flows aller Halbleiter-Bauteile. Das Ziel dieser Vorlesung ist fortgeschrittenere Themen für das Testen von digitalen Systemen zu vermitteln und die erworbenen Grundlagen aus Testing Digital Systems I zu ergänzen.

Die Themen beinhalten funktionales und strukturelles Testen (design verification vectors, exhaustive test, pseudo-exhaustive test, pseudo-random testing), Grundlagen zur Test Generierung für sequentielle Schaltungen (state-machine initialization, time-frame expansion method), zum Built-in Self Test, (test economics of BIST, pattern generation, output response analysis, BIST architectures), Boundry Scan Test (Boundry scan architectures, test methodology), Delay Testing (path delay test, hazard-free, (non-)robust delay tests, transition faults, delay test schemes), Current-Based Testing (motivation, variations and test vectors for IDDQ), Speicher Tests (memory test algorithm, BIST, repair), und DFT für System-on-Chip Systeme.

Ort und Zeit: 19.04.16-19.07.2016   (no lecture on 7th June)

Dienstags, 11:30-13:00 Uhr

HS -101 (50.34 UG)

Dozent: Prof. Dr. Mehdi B. Tahoori